0
伴隨著PCB走線速遞的增加,電磁兼容性(EMC)設(shè)計(jì)是我們電子工程師不得不考慮的問題。面對(duì)電磁兼容性(EMC)設(shè)計(jì),當(dāng)進(jìn)行一個(gè)產(chǎn)品和設(shè)計(jì)的電磁兼容性(EMC)分析時(shí),有以下5個(gè)重要屬性需考慮:
產(chǎn)生輻射的發(fā)射器件的物理尺寸。射頻(RF)電流將會(huì)產(chǎn)生電磁場(chǎng),該電磁場(chǎng)會(huì)通過機(jī)殼泄漏而脫離機(jī)殼。PCB上的走線長(zhǎng)度作為傳輸路徑對(duì)射頻電流具有直接的影響。
源和接收器的阻抗,以及兩者之間的傳輸阻抗。
這個(gè)問題是連續(xù)(周期信號(hào))事件,還是僅僅存在于特定操作周期(例如,單次的可能是某次按鍵操作或者上電干擾,周期性的磁盤驅(qū)動(dòng)操作或網(wǎng)絡(luò)突發(fā)傳輸)。
源能量級(jí)別有多強(qiáng),并且它產(chǎn)生有害干擾的潛力有多大。
使用頻譜儀進(jìn)行波形觀察,觀察到的問題在頻譜的哪個(gè)位置,便于找到問題的所在。
另外,一些低頻電路的設(shè)計(jì)習(xí)慣需要注意。例如我慣用的單點(diǎn)接地對(duì)于低頻應(yīng)用是非常適合的,但是后來發(fā)現(xiàn)不適合于射頻信號(hào)場(chǎng)合,因?yàn)樯漕l信號(hào)場(chǎng)合存在更多的EMI問題。相信有些工程師將單點(diǎn)接地應(yīng)用到所有產(chǎn)品設(shè)計(jì)中,而沒有認(rèn)識(shí)到使用這種接地方法可能會(huì)產(chǎn)生更多或更復(fù)雜的電磁兼容性(EMC)問題。
我們還應(yīng)該注意電路組件內(nèi)的電流流向。有電路知識(shí)我們知道,電流從電壓高的地方流向低的地方,并且電流總是通過一條或更多條路徑在一個(gè)閉環(huán)電路中流動(dòng),因此一個(gè)最小回路和一個(gè)很重要的定律。針對(duì)那些測(cè)量到干擾電流的方向,通過修改PCB走線,使其不影響負(fù)載或敏感電路。那些要求從電源到負(fù)載的高阻抗路徑的應(yīng)用,必須考慮返回電流可以流過的所有可能的路徑。
還有一個(gè)PCB走線的問題。導(dǎo)線或走線的阻抗包含電阻R和感抗,在高頻時(shí)阻抗,沒有容抗存在。當(dāng)走線頻率高于100kHz以上時(shí),導(dǎo)線或走線變成了電感。在音頻以上工作的導(dǎo)線或走線可能成為射頻天線。在電磁兼容性(EMC)的規(guī)范中,不容許導(dǎo)線或走線在某一特定頻率的λ/20以下工作(天線的設(shè)計(jì)長(zhǎng)度等于某一特定頻率的λ/4或λ/2),當(dāng)不小心那么設(shè)計(jì)時(shí),走線變成了一根高效能的天線,這讓后期的調(diào)試變得更加棘手。
PCB的尺寸過大時(shí),隨著走線的增長(zhǎng)使系統(tǒng)抗干擾能力下降,成本增加,而尺寸過小容易引起散熱和互擾的問題。
如時(shí)鐘元件,時(shí)鐘走線最好周圍不鋪地和不走在關(guān)鍵信號(hào)線的上下,避免干擾。
在元器件布局上,相關(guān)的元器件盡量靠近,這樣可以獲得較好的抗干擾效果。
雙面板免費(fèi)加費(fèi),四層板加急打樣,厚銅電路板打樣