0
布線完成之后,需要對(duì)其進(jìn)行優(yōu)化,一般采用系統(tǒng)自動(dòng)優(yōu)化,主要是將直角變?yōu)?5度,以及線條的光滑性。Route->gloss->parameters,在出現(xiàn)的列表中,選Line smoothing,進(jìn)行Gloss即可,但有時(shí)布線中為了保證走線距離相等,故意走成一些彎曲的線,優(yōu)化時(shí),點(diǎn)擊Line Smoothing左邊的方塊,只選擇convert 90’s to 45’s ,把其他的勾都去掉,這樣進(jìn)行優(yōu)化時(shí)就不會(huì)將設(shè)計(jì)者故意彎曲的走線拉直或變形。
做封裝既可以在Allegro中File->New->package symbol,也可以使用Wizard(自動(dòng)向導(dǎo))功能。在這個(gè)過程中,最關(guān)鍵的是確定pad與pad的距離(包括相鄰和對(duì)應(yīng)的pad之間),以確保后期封裝過程中元器件的Pin腳能完全的無偏差的粘貼在Pad上。如果只知道Pin的尺寸,在設(shè)計(jì)pad的尺寸時(shí)應(yīng)該比Pin稍大,一般width大1.2~1.5倍,length長0.45mm左右。除了pad的尺寸需特別重視外,還要添加一些層,比如SilkScreen_top和Bottom,因?yàn)樵谝院笞龉饫L文件時(shí)需要(金手指可以不要),Ref Des也最好標(biāo)注在Silkscreen層上,同時(shí)注意絲印層不要畫在Pad上。還應(yīng)標(biāo)志1號(hào)pin腳的位置,有一些特殊的封裝,比如金手指,還可以加上一層Via keep out,或者route keep out等等,這些都可以根據(jù)自己的要求來添加。操作上要注意的是建好封裝后,一定不要忘了點(diǎn)擊Create symbol,不然沒有生成*.psm文件,在Allegro就無法調(diào)用。
在allegro下面的空白框內(nèi),緊接著command>提示符,打入alias F4(快捷鍵) room out(命令)?;蛘咴贑adence 安裝目錄/share/pcb/text里有個(gè)env文件,用寫字板打開,找到Alias定義的部分,進(jìn)行手動(dòng)修改既可。
在器件擺放結(jié)束后,如果封裝庫有改動(dòng),可以Place->update symbols,如果是pad有變化,注意要在update symbol padstacks前打勾。布線完成之后盡量避免封裝庫的改動(dòng),因?yàn)槿绻鹵pdate,連接在Pin上的連線會(huì)隨Symbol一起移動(dòng),從而導(dǎo)致許多連線的丟失,具體解決辦法有待于研究。
建立了一個(gè)新的project后,畫原理圖的第一步就是先建立自己所需要的庫,所采用的工具就是part developer. 首先在建立一個(gè)存放元件庫的目錄(如mylib),然后用寫字板打開cds.lib,定義: Define mylib d:boardmylib(目錄所在路徑). 這樣就建立了自己的庫。在Concept_HDL的component->add,點(diǎn)擊search stack,可以加入該庫。
如果嫌physical目錄下各類文件過分繁冗,想刪除一些無用的文件,或者只有一個(gè)*.brd文件,想獲取所有的元件及pad封裝庫的信息,可以采用這種辦法:將*.brd另存在一個(gè)新的目錄下,在File->選export->libraries,點(diǎn)中所有選項(xiàng),然后export,即可在你的新目錄下生成所有的*.pad,*.psm,*.dra文件。
雙面板免費(fèi)加費(fèi),四層板加急打樣,厚銅電路板打樣