阻抗測(cè)試條及電路板的制作方法

背景技術(shù)：
隨著高速、高頻信號(hào)傳輸?shù)陌l(fā)展，信號(hào)的上升時(shí)間越來越短，信號(hào)在PCB中的傳輸頻率和傳輸速率也越來越高。同時(shí)，信號(hào)傳輸?shù)母咚倩透哳l化發(fā)展使得傳輸線效應(yīng)越來越嚴(yán)重，在傳輸過程中更容易出現(xiàn)串?dāng)_、反射等問題。為了保持信號(hào)傳輸?shù)耐暾?，要求PCB在設(shè)計(jì)和制造過程中保證阻抗匹配。因此，阻抗是高速PCB設(shè)計(jì)制造中需要嚴(yán)格控制的重要指標(biāo)之一。
對(duì)于PCB阻抗控制，一般需要控制PCB上信號(hào)線的阻抗和不同層通過過孔電連接時(shí)過孔的阻抗。傳統(tǒng)上，阻抗測(cè)試條設(shè)計(jì)在電路板的生產(chǎn)拼版板邊緣，通過測(cè)試阻抗測(cè)試條的阻抗可以判斷產(chǎn)品的線路阻抗是否合格。當(dāng)需要控制過孔阻抗時(shí)，不僅要測(cè)試線棒的線路阻抗，還要在PCB版圖的圖形中找到有孔的阻抗線來測(cè)試過孔阻抗，進(jìn)而判斷線路阻抗和過孔阻抗是否滿足要求。但是由于PCB布局圖形的復(fù)雜性和多樣性，很難找到符合要求的阻抗線，導(dǎo)致測(cè)試工作量大，效率低。
技術(shù)實(shí)現(xiàn)的要素：
因此，有必要提供一種阻抗測(cè)試條和電路板，在阻抗測(cè)試時(shí)操作簡單方便，可以減少測(cè)試工作量，提高測(cè)量效率。
其技術(shù)方案如下：
一種阻抗測(cè)試條，包括測(cè)試條本體，測(cè)試條本體上設(shè)有單端電阻抗測(cè)試線和/或差分阻抗測(cè)試線；
當(dāng)測(cè)試條本體設(shè)有單端電阻抗測(cè)試線時(shí)，單端電阻抗測(cè)試線包括設(shè)置在測(cè)試條本體不同層上的第一通孔、第一單端阻抗線和第二單端阻抗線，第一單端阻抗線的第一端和第二單端阻抗線的第一端通過第一通孔轉(zhuǎn)移， 測(cè)試條本體位于第一單端阻抗線和/或第二單端阻抗線；的第二端。第二端設(shè)有第一測(cè)試孔
當(dāng)差分阻抗測(cè)試線設(shè)置在測(cè)試條本體上時(shí)，差分阻抗測(cè)試線包括設(shè)置在測(cè)試條本體不同層上的第二過孔和第一差分阻抗線和第二差分阻抗線，第一差分阻抗線的第一端和第二差分阻抗線的第一端通過第二過孔轉(zhuǎn)移，第二測(cè)試孔設(shè)置在第一差分阻抗線的第二端和/或第二差分阻抗線的第二端的測(cè)試條本體上