印制電路板(PCB)通孔的電感分析

對于數字電路設計師來說，通孔的電感比電容更重要。每個通孔都有寄生耦合電感。因為通孔的物理結構很小，它的特點是非常像素的集總電路元件。通孔串聯電感的主要影響是降低電源旁路電容的有效性，這會使整個電源濾波器效果變差。
旁路電容器的目的是在高頻帶將兩個電源層短路在一起。如果假設一個集成電路在點A處連接在電源和接地層之間，則在點B處有一個理想的表面貼裝旁路電容。預計芯片焊盤的vcs和接地層之間的高頻阻抗將為零。然而實際情況并非如此。將電容器連接到vcc和接地層的每個連接的通孔電感引入了一個小但可測量的電感。該電感的大小約為：
其中，l=通孔電感，nh
h=通孔長度，單位
d=通孔直徑，英寸
由于上述公式包含一個對數，通孔直徑的變化對電感的影響不大，但通孔長度的變化可能會引起很大的變化。
通孔對上升沿速度為1ns的信號的感抗。首先計算電感：
h=0.063(通孔長度，英寸)
d=0.016(通孔直徑，英寸)
T10~90%=1.00(上升沿速度，ns)
當高頻電流從芯片分流時，3.8 歐的值不夠低。同時，請記住，旁路電容的一端通常通過通孔連接到接地層，另一端也通過通孔，連接到5v層，因此通孔電感的影響將加倍。旁路電容安裝在電路板最靠近電源和接地層的一側，有利于降低其影響。最后，電容器和通孔之間的任何引線都會增加電感。這些痕跡應該總是盡可能寬。
通過在電源和地之間使用多個旁路電容，可以獲得非常低的阻抗。對于數字產品，作為粗略的標準，假設電源和接地層是理想導體，電感為零。我們只考慮旁路電容及其相關走線和通孔電感。在特定范圍內，所有旁路電容將并聯連接，從而降低電源和接地之間的阻抗。這個效果的有效半徑等于1/12，其中1是上升沿的電氣長度。在直徑的1/6范圍內，所有電容器作為一個集總電路一起工作。
fr-4材料中1ns上升沿的傳播長度約為1=6in。在這個例子中，如果電容器的網格間距大于1/12=0.5英寸，將不會有任何好處。
對于電源的旁路電容，上升時間越短，旁路變得越困難。上升時間縮短，有效半徑值變小。有效半徑內的電容數量隨著上升時間的平方而減少。
這是一個綜合問題。隨著上升時間的減少，數字轉折頻率上升，這增加了每個通孔的電感。最終結果是，對于工作在某個頻率的旁路電容的特定配置，當我們將上升時間減半時，其效果將減少8倍。根據縮放標準，從工作頻率范圍獲得的經驗可以容易地轉移到新的工作頻率范圍