基于FPGA cylone II芯片實現(xiàn)智能脈沖電源的設(shè)計

數(shù)控電火花機床是對工件進行精密加工的專用加工工具。早期電火花機床的脈沖電源電路由分立元件組成或由單片機實現(xiàn)。分立元件的電路設(shè)計復(fù)雜，電路調(diào)試困難?；趩纹瑱C或32位嵌入式CPU的脈沖電源性能有了很大提高，智能化程度也很高。但是對于不同的處理器來說，它的便攜性不是很好。如果硬件電路完成，則不能更改或升級?，F(xiàn)場可編程門陣列FPGA的使用不僅繼承了單片機或嵌入式CPU設(shè)計的電源的優(yōu)點，而且具有一些新的特點。本文提出的方案采用了Altera公司的賽昂電子芯片。在芯片上配置Altera提供的NIOSII處理器，用戶自己用HDL語言編寫的用戶ip模塊可以產(chǎn)生參數(shù)化的脈搏波，即提出了一種新型智能脈搏電源。
1脈沖電源的原理設(shè)計
數(shù)控機床脈沖電源電路主要由脈沖發(fā)生器、隔離放大電路、DC電源電路、功率放大電路和開關(guān)電路組成。放電脈沖的產(chǎn)生過程如下：首先，脈沖發(fā)生器產(chǎn)生高頻參量脈沖信號，經(jīng)光耦合器隔離，經(jīng)功率驅(qū)動電路放大，從而控制高頻開關(guān)管的通斷。高頻開關(guān)管的另一端連接DC電源，開關(guān)管接通和斷開DC電源，產(chǎn)生電火花加工用的高頻脈沖電源。核心部分是脈沖發(fā)生器的設(shè)計。
基于數(shù)字信號處理器的嵌入式脈沖發(fā)生器設(shè)計
只有設(shè)計高頻參量脈沖發(fā)生器，才能實現(xiàn)脈沖處理電源的精度和參數(shù)化。電源系統(tǒng)采用Altera公司CycloneII序列的FPGA芯片EP2C8Q208C7，性價比較好。其邏輯資源足以實現(xiàn)系統(tǒng)的功能。
2.1嵌入式系統(tǒng)硬件設(shè)計
系統(tǒng)采用軟核NiosII處理器，是NIOS/F. NiosII處理器是Altera的第二代FPGA嵌入式處理器，性能超過200DMIPS。嵌入式CPU的定制過程在QuartusII中實現(xiàn)。QuartusII是Altera提供的集成FPGA/CPLD開發(fā)環(huán)境，可以完成系統(tǒng)設(shè)計和仿真。整個設(shè)計過程是：編譯圖形或HDL，分析合成，濾波，模擬，編譯編程文件，下載配置到FPGA。除了NIOSII和一些常用的外設(shè)IP，這個系統(tǒng)還有一個用戶IP。用戶IP用來產(chǎn)生PWM的模塊脈沖發(fā)生器是用VHDL編寫一個狀態(tài)機來實現(xiàn)的。一個模塊使用狀態(tài)機實現(xiàn)三種狀態(tài)：空閑、脈寬和脈間。三種狀態(tài)之間的轉(zhuǎn)換由時鐘輸入、狀態(tài)控制信號和計數(shù)器狀態(tài)決定。一般系統(tǒng)啟動后會在脈寬狀態(tài)和脈寬狀態(tài)之間切換，實現(xiàn)連續(xù)PWM。脈沖發(fā)生器T的另一個模塊是脈沖發(fā)生器與Avalon總線的接口。通過這個接口，可以讀寫脈沖發(fā)生器模塊中寄存器的狀態(tài)，控制脈寬調(diào)制的脈寬和脈間大小。用戶模塊用HDL編寫，Quartus編譯合成正確后可以寫寄存器頭文件_regs.h和C函數(shù)。文件中定義了用戶模塊的訪問方式，并提供了硬件和軟件的接口。最后，通過SOPCBuilder中的Avalon總線接口，將HDL文件、寄存器文件和驅(qū)動程序集成到一個完整的用戶IP中。硬件的脈沖發(fā)生器可以結(jié)合用戶IP和Altera  IP生成
4結(jié)論
基于電火花加工機理和嵌入式技術(shù)的最新研究成果，針對微細電火花加工電源的研究現(xiàn)狀，提出了一種新型智能電火花加工脈沖電源。電源的脈間精度可以達到0.2s，這是普通分立軟件和集成電路無法達到的。如果脈寬和脈間大小參數(shù)化，這些設(shè)置都是軟件做的，F(xiàn)PGA設(shè)計可以很好的保密性更新。由于電火花脈沖放電頻率高，這種新型脈沖電源提高了加工精度。由于HDL語言和FPGA技術(shù)的廣泛應(yīng)用，這種智能脈沖電源具有很好的通用性。