應(yīng)用材料公司解決2D尺寸繼續(xù)微縮的重大技術(shù)瓶頸

應(yīng)用材料公司最新的選擇性鎢工藝技術(shù)，為芯片廠商搭建晶體管與其他金屬線的連接提供了新的技術(shù)方法，作為芯片的一級(jí)布線發(fā)揮了重要作用。創(chuàng)新的選擇性沉積降低了導(dǎo)線電阻，從而提高了晶體管性能并降低了功耗。利用這種技術(shù)，晶體管的節(jié)點(diǎn)及其連線可以繼續(xù)縮小到5 nm、3 nm及以下，從而實(shí)現(xiàn)芯片功率、性能和面積/成本的同步優(yōu)化(PPAC)。

應(yīng)用材料公司創(chuàng)新的選擇性鎢工藝技術(shù)，隨著先進(jìn)代工廠邏輯節(jié)點(diǎn)的小型化，消除了阻礙晶體管功率和性能的線電阻瓶頸

微縮挑戰(zhàn)

雖然光刻技術(shù)的進(jìn)步可以進(jìn)一步減少晶體管導(dǎo)線的通孔，但傳統(tǒng)的金屬填充通孔方法已經(jīng)成為PPAC優(yōu)化的關(guān)鍵瓶頸。

長(zhǎng)期以來，導(dǎo)線都是通過多層工藝完成的。首先，在通孔的內(nèi)壁上涂覆由氮化鈦制成的粘附阻擋層，然后形成成核層。最后，用鎢填充剩余的空間，鎢由于其低電阻率而優(yōu)選作為空穴填充金屬。

在7納米晶圓代工廠節(jié)點(diǎn)處，導(dǎo)線通孔的直徑僅為約20納米。粘附阻擋層和成核層約占通孔體積的75%，僅留下約25%的體積用于鎢填充。細(xì)鎢絲的電阻很高，這使得PPAC優(yōu)化和進(jìn)一步的2D降維遇到一個(gè)主要瓶頸。

VLSIresearch的董事長(zhǎng)兼首席執(zhí)行官丹哈奇森說：“隨著EUV的出現(xiàn)，我們需要解決一些關(guān)鍵的材料工程挑戰(zhàn)，以使2D尺寸小型化繼續(xù)發(fā)展。在我們的例子行業(yè)中，粘附阻擋層就像醫(yī)學(xué)上的“動(dòng)脈斑塊”，它剝奪了芯片實(shí)現(xiàn)最佳性能所需的電子流。應(yīng)用材料公司的選擇性鎢沉積是期待已久的突破。”

選擇性鎢沉積

應(yīng)用材料公司最新的endura  Volta選擇性鎢化學(xué)氣相沉積系統(tǒng)使芯片制造商能夠在晶體管導(dǎo)線的通孔上選擇性沉積鎢，而不會(huì)粘附阻擋層和成核層。整個(gè)通孔填充低電阻鎢，解決了PPAC不斷小型化的瓶頸。

應(yīng)用材料公司最新的endura  Volta選擇性鎢化學(xué)氣相沉積系統(tǒng)

應(yīng)用材料公司的選擇性鎢技術(shù)是一種集成材料解決方案，結(jié)合了超凈和高真空環(huán)境下的多種技術(shù)，潔凈度比潔凈室高很多倍。采用晶片的原子表面處理和獨(dú)特的沉積工藝，使鎢原子選擇性沉積在通孔中，實(shí)現(xiàn)無分層、無間隙、無空洞的自下而上的完美填充。

應(yīng)用材料公司半導(dǎo)體產(chǎn)品部門副總裁凱文莫賴斯(Kevin  Moraes)說：“幾十年來，行業(yè)一直依靠2D尺寸縮小來推動(dòng)功率、性能和面積/成本的同步優(yōu)化(PPAC)，但現(xiàn)在，由于所需的微型幾何尺寸太小，我們?cè)絹碓浇咏鼈鹘y(tǒng)材料和材料工程工藝的物理極限。我們的選擇性鎢工藝技術(shù)集成材料解決方案是應(yīng)用材料公司通過創(chuàng)造新工藝滿足小型化需求的完美范例，而不會(huì)影響功率和性能。”