滿足5G無線基礎(chǔ)設(shè)施的故障安全要求

技術(shù)

為了在較短的上市時間內(nèi)響應(yīng)不斷變化的市場標(biāo)準(zhǔn)，現(xiàn)場可編程門陣列(FPGA)和互補片上系統(tǒng)(SoC)已廣泛應(yīng)用于各種無線基礎(chǔ)設(shè)施應(yīng)用中。每次系統(tǒng)啟動都需要配置FPGA和SoC?，F(xiàn)場可編程門陣列和片上系統(tǒng)可以由各種類型的存儲器配置，如閃存、eMMC、非托管NAND和SD卡。與NAND閃存(托管或非托管)和SD卡不同，NOR閃存可以在初始響應(yīng)和啟動時提供高可靠性，延遲低，并且可以在市場上存活10年或更長時間。此外，與浮柵技術(shù)相比，鏡像位技術(shù)(每個存儲單元存儲兩位)的改進支持更大的密度縮放。更高的密度可以實現(xiàn)5G無線基礎(chǔ)設(shè)施所需的1Gb單芯片和更高密度的NOR  Flash  產(chǎn)品。正因為這些特點，NOR閃存在無線基礎(chǔ)設(shè)施應(yīng)用中被廣泛用于配置FPGA和SoC，從而快速可靠地啟動這些設(shè)備。

滿足5G無線基礎(chǔ)設(shè)施的故障安全要求

密度

5G可以使用6GHz和28GHz以下的頻段。這些載波頻率遠(yuǎn)高于典型的4G  LTE頻率。雖然隨著頻率的增加，較高的載波頻率可能支持更多的信道，但傳播會變得更差。在這些頻率下，由于自由空氣的衰減和信號無法穿透固體，連接僅限于短程視線。

因此，收發(fā)器將不得不依靠波束整形等技術(shù)。波束整形提供相長干擾，以增強接收端的信號，但小區(qū)必須更緊密地連接在一起。多輸入多輸出天線及其射頻前端是實現(xiàn)5G接入單元的關(guān)鍵。對于基站，天線可能是64x64陣列。64x64 MIMO將會爆炸轉(zhuǎn)發(fā)的帶寬需求(天線和數(shù)字前端的連接)。與4G  LTE數(shù)字單元中使用的相比，接入單元中使用的FPGA/SoC必須具有更多的邏輯元件(更高的密度)、更高的DSP能力和更多的收發(fā)器。這些要求的提高會導(dǎo)致更大的配置鏡像，這就要求FPGA/SoC配置使用更高密度的單片NOR閃存。對于5G接入單元，密度范圍從512Mb到2Gb。

連接

FPGA和SoC可以通過兩種不同的接口類型(并行和串行)配置/啟動閃存。雖然并行接口支持更快的讀寫時間，但接口需要太多的輸入輸出。比如考慮用FPGA接口連接1Gb并行NOR  Flash，需要的IO量是49。但是隨著密度的每一次增加(2G、4G、8G等。)，引腳數(shù)增加1。

或非閃存串行接口基于控制器上的通用串行接口。它采用SPI(1位)、雙SPI(2位)、四SPI或Q-SPI(4位)甚至八通道SPI(8位)接口。工程師們正在為新的系統(tǒng)設(shè)計從并行接口遷移到串行接口。串行接口減少了內(nèi)存和SoC中的引腳數(shù)量，減少了PCB，從而降低了成本和尺寸。八通道SPI和HyperBus接口現(xiàn)在可以提供高達400MB/s的性能，與并行接口相當(dāng)。請注意，雖然最近在賽靈思發(fā)布的Versal  FPGA可以支持八通道SPI和Q-SPI接口，但是14nm及以上的FPGA/SoCs只支持Q-SPI接口。

電壓

除了并行接口和串行接口，接口的電壓要求也是一個重要的選擇標(biāo)準(zhǔn)。如今，面向5G的FPGA/SoC將采用最先進的工藝節(jié)點進行開發(fā)，這將減少3V電壓的I/O支持，從而提高IC的可靠性和性能。市面上大部分閃存都是3V組件(也就是說需要在2.7V到3.6V的電壓范圍內(nèi)工作)。最新的FPGA/SoC需要1.8V  NOR  Flash組件(這些組件需要在1.7V到2.0V的電壓范圍內(nèi)工作)。隨著現(xiàn)場可編程門陣列和其他控制器繼續(xù)向更小的外形和電源電壓發(fā)展，1.2V或非門閃存組件將逐漸變得可用。雖然大多數(shù)NOR閃存組件只需要一個電源電壓，但1.2V組件需要兩個不同的電源。一個用于核心，另一個用于輸入輸出(輸入輸出的高低條件參考VIO定義)。將VIO與VCC分開為系統(tǒng)設(shè)計者提供了更大的靈活性，但需要額外的電源。