隨著數(shù)據(jù)中心向更高帶寬和更高速基礎(chǔ)設(shè)施的遷移，對更高性能的順序設(shè)備的需求變得至關(guān)重要。微芯片技術(shù)公司(美國微芯科技有限公司)最近宣布推出四款新的20通道差分時鐘緩沖器，用于下一代數(shù)據(jù)中心應(yīng)用，遠遠超過PCIe第五代(Gen 5)防抖標(biāo)準(zhǔn)。新推出的ZL40292(端子電阻85)、ZL40293(端子電阻100)按照最新的DB2000Q規(guī)范設(shè)計，而ZL40294(端子電阻85)、ZL40295(端子電阻100)按照DB2000QL 行業(yè)標(biāo)準(zhǔn)設(shè)計。所有新產(chǎn)品均可應(yīng)用于下一代服務(wù)器、數(shù)據(jù)中心、存儲設(shè)備和其他PCIe應(yīng)用，同時滿足PCIe第一代、第二代、第三代和第四代的規(guī)格。
每個緩沖器都是芯片組的理想補充，在芯片組中，數(shù)據(jù)中心服務(wù)器和存儲設(shè)備中的許多外圍組件(如中央處理器(CPU)、現(xiàn)場可編程門陣列(FPGA)和物理層(PHY))以及許多其他PCIe應(yīng)用都需要分布式時鐘。該緩沖器具有約20 飛秒(~ 20 fs)的低附加抖動，遠遠超過DB2000Q/QL規(guī)定的80 飛秒(80 fs)，給設(shè)計人員留下了巨大的空間，可以提高數(shù)據(jù)處理速率，滿足緊湊時序預(yù)算的要求。當(dāng)時鐘分配到多達20個輸出時，上述器件可以實現(xiàn)超低抖動，并確保緩沖時鐘信號的完整性和質(zhì)量。
新的時鐘緩沖器通過低功耗高速電流控制邏輯(LP-HCSL)實現(xiàn)低功耗，這將大大降低功耗預(yù)算。與標(biāo)準(zhǔn)高速電流轉(zhuǎn)向邏輯(HCSL)相比，LP-HCSL可節(jié)省三分之一的功耗，并大幅降低功耗。這種性能可以幫助客戶在電路板上實現(xiàn)更長的走線，改善信號路徑，減少元件并節(jié)省電路板空間。以ZL40292為例，與傳統(tǒng)的HCSL緩沖器相比，它最多可以節(jié)省80個終端電阻。
微芯片定時和通信業(yè)務(wù)部門副總裁拉米卡納馬(Rami Kanama)表示：“微芯片可以提供業(yè)界最豐富的時鐘和定時產(chǎn)品，并一直致力于為高速數(shù)據(jù)中心和企業(yè)基礎(chǔ)設(shè)施等下一代網(wǎng)絡(luò)應(yīng)用開發(fā)高標(biāo)準(zhǔn)解決方案。微芯片此前已推出性能卓越的PCIe第五代器件，可為工程師留下更多設(shè)計空間，讓他們更專注于設(shè)計，并幫助尋求符合DB2000Q和DB2000QL規(guī)格的時鐘緩沖器的客戶快速啟動設(shè)計流程。”
技術(shù)中心 
在線計價 
2020-12-10 08:46:03
微信公眾號
粵公網(wǎng)安備 44030702002479號